## Partial translation of JP 2-29779 A

...omitted...

[Problems to Be Solved by the Invention]

However, since there are as many as 640 x 400 display dots, for example, and sustain pulses with the same phase are applied to column electrodes X and row electrodes Y, respectively, the peak value of a discharge current given after the sustain pulse rises becomes larger as shown in Fig. 11, resulting in generation of negative spike noise in the sustain voltage (power supply voltage)  $V_s$  for use in producing a sustain pulse. Thus, this noise is generated also in a sustain pulse voltage, so that the increment for a minimum discharge sustain voltage  $V_{\text{sm}}$  becomes larger than that for the discharge starting voltage V<sub>f</sub>, that is, the margin of sustain voltage  $V_s$  becomes smaller. This results in a disadvantage that discharge cells are liable to erroneously operate in relation to variation the characteristics of the discharge cells.

Further, there has been another disadvantage that since each discharge cell is a capacitive load, a spike-like large displacement current flows at the rising of the sustain pulse to generate noise in a shift register, etc. used in a write/erase control circuit, which causes a malfunction. This malfunction also occurs due to the above-described discharge current.

In view of the foregoing problems, an object of the present invention is to provide a plasma display panel

driving method and a circuit thereof capable of preventing a malfunction caused by a sustain pulse.

[Means for Solving the Problems and Function thereof]

(1) In order to achieve this object, in a plasma display panel driving method according to the present invention, at least either row electrodes or column electrodes are divided in a plurality of groups, and the rise time of sustain pulses applied to the electrodes in each group is shifted for each group.

This causes a shift in the peak time point of a discharge current for each group, resulting in a smaller peak value of an overall discharge current.

This makes a margin of a sustain voltage larger, which can prevent the malfunction of discharge cells in relation to variations in the characteristics of the discharge cells.

In addition, this can prevent a malfunction of a shift register, etc. susceptible to noise.

- (2) The above shift time is preferably not more than 0.3  $\mu$ s because a quasi-erase pulse is generated between any adjacent groups of electrodes if the shift time is made excessively longer with respect to those adjacent groups.
- (3) A drive circuit for implementing the foregoing method comprises the following two elements:
- [1] a sustain circuit provided for each group of row electrodes or column electrodes divided in a plurality of groups to supply a common sustain pulse to each electrode in each group in response to a control pulse supplied to an input terminal; and

[2] a delay circuit connected between the input terminals of any adjacent sustain circuits for the row electrodes or column electrodes.

With respect to the row electrodes or column electrodes, if the control pulse is supplied to the input terminal of one of the sustain circuits, then the control pulses sequentially delayed through the delay circuits are supplied to the input terminals of the other respective sustain circuits.

(4) In order that the above drive circuit be configured with semiconductor integrated circuits, one semiconductor integrated circuit includes said one sustain circuit corresponding to said one group, and said one delay circuit with its input terminal connected to the input terminal of the sustain circuit, wherein the input terminal A of the sustain circuit and an output terminal B of the delay circuit serve as external terminals of the semiconductor integrated circuit.

The above drive circuit is configured by sequentially cascade-connecting the output terminal B of one semiconductor integrated circuit to the input terminal A of another semiconductor integrated circuit.

(5) In another plasma display driving method according to the present invention, the rise time of sustain pulses applied to a row electrode and a column electrode is set to 0.1 to 0.3  $\mu s$ .

Conventionally, it has been considered that the rise time of the sustain pulse be preferably shorter because if the rise of the sustain pulse is slow, discharge is induced in the course of the rise to prevent sufficient discharge. However, if the rise time is set to  $0.3~\mu s$  or less, discharge is induced after the rise of the sustain pulse, so that sufficient discharge is carried out to prevent the narrowing of a sustain voltage margin. If the rise time is set to  $0.1~\mu s$  or more, the rise of the sustain pulse becomes slower, so that the peak value of a displacement current flowing through the electrodes becomes smaller, thereby capable of preventing the malfunction of a shift register, etc. susceptible to noise.

## [Embodiments]

The embodiments of the present invention will now be described based on the drawings.

## (1) First Embodiment

Fig. 1 shows the structure of a main portion of a memory type plasma display panel driving circuit.

This plasma display panel is structured as shown in Fig. 8, which includes n linear column electrodes X1 to Xn and m linear row electrodes Y1 to Ym. The column electrodes and row electrodes are arranged in respective directions intersecting at right angles on different planes, and n x m, e.g., 540 x 400 discharge cells are formed. The column electrodes are divided into N groups: a first column electrode group GX1, a second column electrode group GX2 ... an N-th column electrode group GXN, each group of which is composed of a set of four adjacent column electrodes (actually 160 electrodes, for example).

All terminals of each of the column electrode groups are connected in common to an output terminal of each of

sustain circuits 31, 32, ... 3N. Each of the sustain circuits 31 to 3N outputs a single sustain pulse of 100 V, for example, in response to a single sustain control pulse of 5 V. Delay circuits 41, 42, ... 4(N-1) whose input terminals are on the sides of the sustain circuits 31, 32, ... 3(N-1), respectively, are each connected between inputs of adjacent sustain circuits.

Note that a write drive circuit and an erase drive circuit are not shown in Fig. 1.

In the above structure, with a periodical sustain control pulse applied to the input terminal of the sustain circuit 31, sustain control pulses that are sequentially delayed by time  $t_d$  by the delay circuits 41 to 4(N-1) are applied to the input terminals of sustain circuits 32 to 3n, respectively. Accordingly, the column electrode groups GX1, GX2, ... are supplied with sustain pulses whose rise times differ by  $t_d$  with respect to their adjacent groups as shown in Fig. 2. Thus, the peak time points of a displacement current and a discharge current flowing through the column electrode groups GX1 to GXN are shifted by time  $t_d$  with respect to adjacent groups. causes the displacement current and the discharge current flowing through all of the column electrodes to attain extremely smaller peak values than those in the conventional example.

The shift time  $t_d$  is preferably 0.3  $\mu s$  or less since a considerably long shift time  $t_d$  for adjacent groups may cause production of a quasi-erase pulse across electrodes of the adjacent groups.

The same is applied to the row electrodes. The row electrodes Y1 to Ym are divided into M groups: a first row electrode group GY1, a second row electrode group GY2, ... an M-th row electrode group GYM, each group of which is composed of a set of four adjacent row electrodes (actually 200 electrodes, for example). All terminals of each of the row electrode groups are connected in common to an output terminal of each of sustain circuits 51, 52, ... 5M, and delay circuits 61 to 6(M-1) are each connected between input terminals of adjacent sustain circuits.

Fig. 3 shows the relationship between the number of divided groups of column electrodes and row electrodes and a sustain voltage margin in a plasma display with 540 x 400 dots. With reference to Fig. 3, (Number of divided groups) = (Number of divided row electrodes) = (Number of divided column electrodes). The sustain voltage margin indicates the difference between a discharge starting voltage  $V_f$  for staring discharge when voltage is applied to a discharge cell where no writing is performed, and a minimum discharge sustain voltage  $V_{sm}$  for sustaining discharge by applying a sustain pulse to a discharge cell where writing is performed. Since these voltages  $V_f$  and  $V_{sm}$  vary for each discharge cell, a narrow sustain voltage margin may cause malfunction due to variation of a power supply voltage, etc.

As shown in Fig. 3, it is found that a sufficient margin is obtained when the number of divided groups is 2 or more. If the number of divided groups is too large, the structure becomes complicated. Therefore, the number of divided groups is preferably 2 to 3. Further, the division

number of this extent makes the peak value of a discharge current sufficiently smaller, thus preventing malfunction of a shift register, etc. susceptible to noise.

## (2) Second Embodiment

Fig. 4 shows the structure of a main portion of a memory type plasma display panel driving circuit. While this second embodiment is identical to Fig. 1 with respect to its circuit per se, this driving circuit is designed as follows to include semiconductor integrated circuits.

That is, a sustain circuit 31 and a delay circuit 41 are both incorporated in a single semiconductor integrated circuit 71. The sustain circuit 31 and delay circuit 41 have their input terminals connected in common to an external input terminal 71a, and the delay circuit 41 has its output terminal connected to an external output terminal 71b.

This sustain circuit 31 includes a level shifter 31a, a PNP transistor 31b and an NPN transistor 31c with their respective bases connected to output terminals of the level The PNP transistor 31b has its emitter shifter 31a. connected to a sustain voltage power supply terminal while the NPN transistor 31c has its emitter grounded, and the PNP transistor 31b and NPN transistor 31c have their respective collectors connected in common to an external terminal 71c. This external output terminal 71c connected to a column electrode X1.

With one sustain control pulse applied to the level shifter 31a, one switching pulse is first applied to the PNP transistor 31b, and then one switching pulse is applied to

the NPN transistor 31c, so that one sustain pulse as shown in Fig. 4 is derived at the external output terminal 71c.

A semiconductor integrated circuit 72 has the same configuration as the semiconductor integrated circuit 71. Accordingly, constituent elements of the semiconductor integrated circuit 72 that correspond to the constituent elements 31a to 31c, 41, 71a to 71c of the semiconductor integrated circuit 71 are denoted with symbols 32a to 32c, 42, 72a to 72c, respectively, and thus a description thereof will not be given.

The output terminal 71b of the semiconductor integrated circuit 71 is connected in cascade to an input terminal 72a of the semiconductor integrated circuit 72. The other semiconductor integrated circuits not shown have the same cascade connection and the same structure as that shown in Fig. 1.

Each of the semiconductor integrated circuits 71, 72, ... incorporates a drive circuit for producing a write pulse and an ease pulse, a shift register for applying a data signal to the drive circuit, etc.

### (3) Third Embodiment

Fig. 5 shows a sustain circuit for a discharge cell 11. In this sustain circuit 31A, a diode 81 is connected in parallel between the emitter and the collector of the PNP transistor 31b, and a diode 82 and a capacitor 83 are connected in parallel between the emitter and the collector of the NPN transistor 31c, in addition to the sustain circuit 32 of Fig. 4. The diodes 81 and 82 serve to prevent the potential of the column electrode X1 from being not

lower than a sustain voltage  $V_s$  nor higher than 0 V. A sustain circuit 51A connected to the row electrode Y1 also has the same structure as that of the sustain circuit 31A and is indicated in one box in Fig. 5. The rest of the structure shown in Fig. 5 is the same as that shown in Fig. 1.

With a sustain control pulse applied to the level shifter 31a of the sustain circuit 31A in the above structure, a sustain pulse is applied to the column electrode X1; however, since the capacitor 83 is connected in parallel to the discharge cell 11, a displacement current is distributed to not only the column electrode X1 but also the capacitor 83. This makes a rise time  $t_r$  of the sustain pulse become longer than conventional as shown in Fig. 6, thus preventing the generation of noise.

Fig. 7 shows the relationship between the sustain pulse rise time  $t_r$  and the sustain voltage margin. In the relation  $t_r > 0.3~\mu s$ , discharge is induced in the course of the rise of the sustain pulse, so that the sustain voltage margin becomes narrow. Alternatively, in the relation  $t_r < 0.1~\mu s$ , this relation is not preferable because noise is generated by the sharp rise of the sustain pulse, thus causing malfunction of the above-described shift register, etc. Accordingly, a preferable range for the sustain pulse rise time  $t_r$  is  $0.1~\mu s < t_r < 0.3~\mu s$ .

Although it may also be considered that the capacitor 83 may be replaced with a resistor connected in series to the column electrode X1 to make a slow rise of the sustain pulse, this is not preferable because a current flowing

through this resistor causes a voltage drop and a decrease of the sustain voltage, thus narrowing the sustain voltage margin shown in Fig. 7.

## [Effects of the Invention]

As has been described in the forgoing, in the driving method and the driving circuit of plasma display panel according to the present invention, at least either the row electrodes or the column electrodes are divided into a plurality of groups, each group of which is supplied with a sustain pulse whose rise time is shifted for each group. This causes a shift in the peak time point of the discharge current for each group and a decrease in the peak value of the overall discharge current, and allows a broader margin for the sustain voltage. This leads to such excellent effects as to prevent malfunction of the discharge cells in relation to variations in the characteristics of the discharge cells and to prevent malfunction of the shift register, etc. susceptible to noise.

In another plasma display panel driving method according to the present invention, the rise time of the sustain pulses applied to the row electrodes and column electrodes is set to 0.1 to 0.3 µs. This enables a decrease in the peak value of the displacement current flowing through the electrodes without narrowing the sustain voltage margin, thus leading to such an effect as to prevent malfunction of the shift register, etc. susceptible to noise.

## 4. Brief Description of the Drawings

Figs. 1 to 3 relate to a first embodiment of the

present invention, wherein

Fig. 1 is a diagram of a main part of a driving circuit for a memory type plasma display panel;

Fig. 2 is a time chart of sustain pulses applied to column electrodes GX1 to GX3 shown in Fig. 1; and

Fig. 3 is a diagram showing the relationship between the number of divided groups of electrodes and a sustain voltage margin.

Fig. 4 is a diagram of a main part of a driving circuit for a memory type plasma display panel according to a second embodiment of the present invention.

Figs. 5 to 7 relate to a third embodiment of the present invention, wherein

Fig. 5 is a sustain circuit diagram for a cell 11;

Fig. 6 is a waveform diagram of sustain pulses and a discharge emission pulse for the circuit shown in Fig. 5; and

Fig. 7 is a diagram showing the relationship between a sustain pulse rise time and a sustain voltage margin.

Figs. 8 to 11 relate to a conventional example, wherein

Fig. 8 is a cross-sectional view of a memory type plasma display panel;

Fig. 9 is a diagram showing regions of discharge cells formed between column electrodes X1, X2 and row electrodes Y1, Y2;

Fig. 10 is a time chart of drive pulses applied to the electrodes shown in Fig. 9 and drive pulses applied between the electrodes of the discharge cells; and

Fig. 11 is a waveform diagram for use in explaining disadvantages of the conventional example.

...omitted...

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-029779

(43)Date of publication of application: 31.01.1990

(51)Int.CI.

G09G 3/28

(21)Application number: 63-180955

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.07.1988

(72)Inventor: YOSHIKAWA KAZUO


OTSUKA AKIRA

## (54) PLASMA DISPLAY PANEL DRIVING METHOD AND ITS CIRCUIT

### (57)Abstract:

PURPOSE: To prevent a malfunction due to a maintenance pulse by dividing either of row and column electrodes into plural groups and delaying the leading time of maintenance pulses impressed on the respective groups of electrodes.

CONSTITUTION: When the maintenance control pulses are periodically supplied to the input terminal of a sustain ST circuit 31, they are sequentially delayed by delay circuits 41 to 4(N-1) by (td) minutes and supplied to the input terminals of ST circuits 32-3N. Accordingly, on the groups of the column electrodes GX1, GX2..., the maintenance pulses whose leading times are different by td in the adjacent groups are impressed. Therefore, the peak times of displacement and discharge currents flowing to the groups GX1-GXN are different by the time td in the adjacent groups. Then, the peak value of the displacement and discharge currents flowing to all the column electrodes is decreased. Similarly to row electrodes Y, the outputs of delay circuits 61 to 6(M-1)





are supplied to the input terminals of adjacent ST circuits in the ST circuits 51-5M.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑪特許出願公開

# ® 公開特許公報(A) 平2-29779

Sint. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)1月31日

G 09 G 3/28

6376-5C

審査請求 未請求 請求項の数 5 (全9頁)

図発明の名称 プラズマディスプレイパネル駆動方法及びその回路

②特 頭 昭63-180955

晃

②出 願 昭63(1988) 7月20日

②発明者 吉川 和生神奈川県川崎市

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

⑫代 理 人 弁理士 井桁 貞一 外2名

塚

明細症

1. 発明の名称

個発

明者

ブラズマディスプレイパネル 収勤方法及びその 回路

## 2. 特許請求の範囲

1 ). 課程体に被われた複数の行電艦 (Y1~Ym)と複数の列電艦 (X1~Xn)とが互いに対向して交差するように配設され、接交差部分に放電セルが形成されたメモリタイプ・プラズマデイスプレイパネルの駆動方法において、

2). 前記ずらし時間は、舞合う前記グループについて 0.3 με以下であることを特徴とする結束項 1 記載のプラズマディスプレイパネル駆動方法。
3). 跨電体に被われた複数の.行電器 (Y1~Ys)と複

数の列電機 (X1-Xn)とが互いに対向して交差する ように配扱され、 放交差部分に 放電セルが形成されたメモリタイプ・ブラズマデイスプレイパネルの駆動回路において、

複数のグループに分割された接行超揚または袋別電極の袋グループ(GYI~GYN,GXI~GXN)毎に設けられ、入力端子に供給される制御パルスに応答して、共通の維持パルスを袋グループ内の各電場に供給するサスティン回路(51~5N,21~2N)と、

設行電極または放列電極についての隔合う放サスティン回路の放入力増予間に接続された延延回路(61~6(N-1)、41~4(N-1))とを育し、

放行 花橋または 放列 電揺 について、 ! つの 放サ・スティン 回路 の 放人力 増子に 放 制 面 パルス を 供 給することに より、 放理 廷回路を介し 順次 遅 廷された 側面 パルス を 他 の 各 サスティン 回路 の 抜 入 力 場子に 供給する ようにしたことを 特 数とする プラズマディスプレイバネル 駆動 回路。

4 ). 1 つの 半導体集数回路 ( 71 ) 内に、 1 つの前 紀グループに対する前記サスティン回路 ( \$1 ) と、 入力 端子が 袋 サスティン回路の 飲入力 端子に接触 された 1 つの前記 基底 回路 (41)と を 扱け、

度サスティン回路(31)の 接入力 増子(11m)と 接 理話回路(41)の出力 増子(71b)とを 接半導体 集 機 回路(71)の外部 増子としたことを 特徴とする 請求 項3 記載のプラズマディスプレイパネル 駆動回路。 5 ) . 所 理体に被われた複数の行電性と 複数の列 電性とが互いに対向して交差するように配設された 接交差部分に放電セルが形成されたメモリタイプ・ プラズマディスプレイパネルの 駆動方法において、 抜行電低及び 被列電性に 印加する 維持 パルスの 立ち上がり時間を 0 . 1 ~ 0 . 3 μmに したことを特 散とするプラズマディスプレイパネル 駆動方法。

3. 発明の詳細な説明

[日次]

概要

産業上の利用分野

従来の技術(第8~11図)

発明が解決しようとする課題

グループに分割し、各グループの電極に印加する 維持バルスの立ち上がり時間を、好ましくは、降 合う前記グループについて 0.3 μe以下ずらして 駆動方法を構成し、

・ 放行 電極及び 放列 電磁に 印加 する 維持 パルスの立ち上がり 時間を 0、1 ~ 0、3 μsにして他の駆動方法を構成する。

課題を解決するための手段

作用

寒 施 例

第1 英施例(第1~3 図)

第2 実施例(第4図)

第3 曳施例(第5~7図)

発明の効果

#### [ 在 墨 ]

民電体に被われた複数の行電極と複数の列電極とが互いに対向して交差するように配設されたメモリタイプ・プラズマデイスプレイパネルの駆動方法及び駆動装置に関し、

維持パルスに起因する製動作を防止することを 目的とし、

課 世 体 に 被 わ れ た 複 数 の 行 電 極 と 複 数 の 列 電 番 と が 互 い に 対 向 し て 交 差 す る よ う に 配 数 さ れ 、 数 交 差 都 分 に 放 電 セ ル が 形 成 さ れ た メ モ リ タ イ プ・ブラ ズ マ デ イ ス ブ レ イ パ ネ ル の 図 動 方 法 に お い て 、 数 行 電 低 及 び 数 列 電 極 の 少 な く と も 一 方 を 複 数 の

## [産路上の利用分野]

本発明は、誘電体に被われた複数の行電揺と複数の列電揺とが互いに対向して交換するように配設されたメモリタイプ・ブラズマデイスプレイバネルの駆動方法及び駆動装置に関する。

#### [ 従来の技術]

第8回はメモリタイプ・プラズマディスプレイ パネルの機断面構成を示す。

前面ガラス基板1と裏面ガラス基板2の対向面面がラス基板1を裏面がラス基板2と行電極2とがが2をがしている。列電極2と行電極2を延延であり、互いに直交する方向に延びでいる。前面にはあり、互いに直交する方向に延延を被2を放けている。緩緩をからは、それの保護数5、6を観には、それを発展5、6を観には、それを発展5、6を観には、それを発展5、6を観には、それを発展5、6を観には、その縁続はつのなる。には、接て4の周のなる。この放電スペースは、接て4、

に 扱 け ら れ た シール ガ ラ ス 8 に よ り 閉 じ ら れ て お り 、 内 郎 に ネオ ン ガ ス 及 び 岩 干 の 移 ガ ス が 混 合 対 人 さ れ て い る。 こ の よ う に し て 、 列 電 極 X と 行 電 極 Y と の 交 遊 郎 分 に 放 電 セ ル が 彩 成 さ れ て い る。

プラズマディスプレイパネルを駆動する動作は 図示の如く、 書き込み動作、 消去動作及び維持動 作からなり、 各動作に対応して、 書き込みパルス、 消去パルス及び維持パルスを必要とする。

者き込みパルスの高さは放成開始電圧 V ,以上

維持パルスよりも細幅の消去パルスを選集間に印加した場合には、誘電体3、4の表面に帯電した電荷が放電され、その後帯電が行われず、整電荷が略等になるので、その後離時パルスをこの電極間に供給しても放電発光が生じない。

[発明が解決しようとする課題]

しかし、表示ドット数は例えば 640×400ドット

もあり、列電医X及び行電医とれぞれ同位位 相の維持パルスを印加していたので、第11回に 示が大きくないで、かり後の放電であた かのははが大きくない。 が大きくないでは、他のスパイク状 かのはないたののながイク状 かのなが生じる。このため、維持パルス電圧にも で、放電開始電圧 V、の増分よ り、すなわち維持電圧 V。のマージンが狭くなり、 ななのにないまで放電をかった。 数動作し島いという問題点があった。

また、各放電セルは容量負荷であるので、総特パルスの立ち上がり時にスパイク状の大きな変位電流が流れて、普込消去制御回路で用いられるシフトレジスタ等にノイズを与え、製動作の原因となるという問題点があった。この複動作は上記放電電流によっても生ずる。

本発明の目的は、上記問題点に強み、維持バルスに起因する以動作を防止することができるブラズマディスプレイパネル収動方法及びその回路を

提供することにある。

[課題を解決するための手段及びその作用] (1)この目的を追放するために、本発明に係る プラズマディスプレイパネル駆励方法では、行電 低及び列電極の少なくとも一方を複数のグループ に分割し、各グループの電極に印加する維持パル スの立ち上がり時間をずらしている。

これにより、各グループ毎の放電電流のピーク時点がずれるので、全放電電流のピーク値が小さくなる。

したがって、健特電圧のマージンが広くなり、 放電セルの特性のバラツキとの関係で放電セルが 級動作するのを訪止することができる。

また、ノイズに弱いシフトレジスタ等が誤動作 するのを防止することができる。

(2) 上記ずらし時間は、 舞合うグループについてあまり大きくすると、 舞合うグループの電話間に疑似的消去パルスが作成されるので、 0.3 μs 以下であることが好ましい。 (3)上記方法を実施する駆動回路は次の2要素を鍛えて構成される

の 複数 の グループ に 分割された 行電 揺また は 列電 揺の 数 グループ 毎 に 投 けられ、 入力 端子 に 供 給 される 別 御 パルス に 応答 して、 共 連 の 雑 特 パルス を 数 グループ 内 の 各 電 揺 に 供 給 する サスティン 回 路。 ② 数 行 電 揺また は 変 列 電 揺 に つ い て の 牌 合 う 数 サスティン 回路 の 数 入力 場子 間 に 挟 続 された 遅 延 回路。

按行電極または按列電極について、1つの抜サスティン回路の接入力端子に放制例パルスを供給すると、 鉄延延回路を介し類次延延された制御パルスが他の各サスティン回路の按入力端子に供給される。

(4)上記駆動回路を半導体現後回路化十まには、 1つの半導体集後回路内に、1つの前記グループ に対する前記サスティン回路と、人力端子が抜サスティン回路の抜入力増子に接続された1つの前 記基廷回路とを投け、数サスティン回路の抜入力 増子Aと抜遅延回路の出力増子Bとを抜半導体集 積回路の外部端子とする。

の半導体銀額回路の人力端子Aにカスケード接続することにより、上記駆動回路が構成される。
(5)本発明に係る他のプラズマデイスプレイバネルの駆動方法では、行電極及び列電極に印加する維持パルスの立ち上がり時間を 0.1~0.3 μs

取次、一つの半導体系数回路の出力過子Bを他

世来では、難特パルスの立ち上がりが感やかかでなると立ち上がりの途中で放電が発生して発出はかいため、その立ち上がり時間を 0 .3 με以下にすれば、維持パルスの立ち上がり後に放電が生じるので、充分な放電がい。また、 立ち上がり時間を 0 .1 με以上にすれば、 2 た た 上 がりが緩やかに なるので、 電極に流れるシン な た 上 がりが緩やかになるので、 電極に流れる 2 で 立 立 流の ビーク 領域 動作するのを防止する。

### [实施例]

以下、図面に基づいて本発明の実施例を説明する。

### (1)第1実施例

第 1 図はメモリタイプ・ブラズマデイスプレイパネル 図動回路の 要部構成を示す。

このプラズマディスプレイパネルは第8図に示す如く構成されており、n本の線状列電極X1~Xn及びm本の線状行電極Y1~Yaが備えられている。列電極及び行電極は異なる平面上で互いに直交する方向に配置され、n×m個、例えば640×400個の放電セルが形成されている。列電極は舞合う4本(実際には、例えばし6.0本)の電極の組からなるN個の第1列磁極グループGX1、第2列電極グループGX2・・第N列電極グループGX8に分割されている。

各グループ毎の全備子は、 共運に それぞれサス ティン回路 3 1 、 3 2 ・・・ 3 Nの出力 場子に 接 続されている。 各サスティン回路 3 1 ~ 3 Nは、 5 V の 1 個の維持制御パルスに応答して、例えば 1 0 0 V の 1 極の維持制御パルスを出力する。 関合うサスティン回路の入力 境 子間には、それぞれ遅延回路 4 1、 4 2・・・ 4 (x-1)がその入力 境子をサスティン回路 3 1、 3 2・・・ 3 (x-1)側にして接続されている。.

なお、第1回では、春込駆動回路及び消去駆動 回路を図示省略している。

し届めて小さくなる。

ずらし時間に。は、陳合うグルップについてあまり大きくすると陳合うグループの電馬間に疑似的消去パルスが作成されるので、 0.3 ms以下であることが好ましい。

行理性についても上記問様であり、行理性 Y1~Yaは Pac ら 4 本(実際には、例えば 2 0 0 本)の電性の組からなる M 個の第 1 行環性 グループ GY1、第 2 行電板グループ GY2・・・第 11行電板グループ GYXに分割されている。また、各グループ 毎の全場子は、共通にそれぞれサスティン回路 5 1、5 2・・・5 M の出力 端子に接続され、 関合うサスティン回路の入力 端子間には、それぞれ遅延回路 6 1~6 (X-1)が接続されている。

第3図はドット数 640×400の プラズマディスプレイの別電極及び行電極をグループに分割した場合のグループ分割数と維持電圧マージンとの関係を示す。第3図では、(グループ分割数)=(行電極分割数)=(列電極分割数)である。また、維持電圧マージンとは、 密き込みを行っていない

放電セルに電圧を加えたときに放電が関始する放電関告電圧 V,と、書き込みを行った放電セルに維持パルスを供給して放電を維持するための最低放電維持電圧 V。」との選をいう。この V,及び V。」は各放電セルについてパラッキがあるので、維持電圧マージンが狭いと電源電圧の変動等により誤動作が生ぜる原因となる。

図示の如く、グループ分割数が2以上の場合には充分なマージンが得られることが解る。グループ分割数をあまり多くすると構成が複雑になるので、好ましいグループ分割数は2~3である。また、この程度の分割数で放電電流のビーク値を充分小さくしてノイズに弱いシフトレジスタ等の誤動作を防止することができる。

#### (2) 泵2 发度例

第 4 図はメモリタイププラズマディスプレイパキル区動回路の要即構成を示す。この第 2 実施例では、回路自体は第 1 図と同一であるが、 区動回路を半導体集積回路で構成するために次のような工夫をしている。

すなわち、サスティン回路 3 1 と遅延回路 4 1 とを 1 つの 半導体 集後 回路 7 1 内に 縮え、サスティン回路 3 1 の入力 端子と 遅延 回路 4 1 の入力 場子と 延延 回路 4 1 の 入力 場子 7 1 a に 接続し、 遅延 回路 4 1 の 出力 端子 を 外郎 出力 端子 7 1 b に 接続している。

このサスティン回路 3 l は、レベルシフタ 3 l a と、ベースがレベルシフタ 3 l a の出力場子に接接された PNP型トランジスタ 3 l b 及び NPN型トランジスタ 3 l b 及び NPN型トランジスタ 3 l b のエミッタは維持電圧電源場子に接続され、 NPN型トランジスタ 3 l b 及び NPN型トランジスタ 3 l b 及び NPN型トランジスタ 3 l b 及び NPN型トランジスタ 3 l c の コレクタ は共通に外部出力 端子 7 l c に接続されている。この外部出力端子 7 l c に接続されている。

レベルシフタ 3 1 a に 1 個の 維持 制御パルスを 供給 すると、 PRP型トランジスタ 3 1 b に 1 個の スイッチングパルスが供給された後、 BPB型トランジスタ 3 1 c に 1 個のスイッチングパルスが供 始されて、外部出力福子71cに図示のような一個の維持パルスが取り出される。

半事体集級回路 7 2 についても半専体集級回路 7 1 と同一構成であり、半導体集機回路 7 1 の構成要素 3 1 1 2 3 1 c、4 1、7 1 2 7 1 cに対応する構成要素にそれぞれ符号 3 2 2 2 3 2 c、4 2、7 2 2 7 2 cを付してその説明を省略する。

半導体集積回路 7 1 の 出力 端子 7 1 b は半導体 葉 積 回路 7 2 の入力 塡子 7 2 a に カスケード接続 され、 図示しない 半導体集積回路についても以下 同様のカスケード接続が行われ、第 1 図と同一様 成にされる。

## (3)第3実施例

第 5 図は放電セル11についてのサスティン回路を示す。このサスティン回路31Aでは、第 4

図のサスティン回路 3 2 に加えて、PBP型トランツスタ 3 1 b のエミッタ・コレクタ間にダイオード 8 1 が並列接続され、BPB型トランジスタ 3 1 にのエミッタ・コレクタ間にダイオード 8 2 及 で のエミッタ・コレクタ間にダイオード 8 2 及 で のエミッタ・コレクタ間にダイオード 8 2 及 で のエミッタ・コレクタ間にダイオード 8 2 及 で で を 3 4 な で の を 防止する た の で あ 5 1 A 6 サスティン回路 3 1 A と 同様ので あ 6 り、 第 5 図では 1 つの ギックスで示してる。他の点については第 1 図 と同一様のである。

上記構成において、サスティン回路 3 1 A のレベルシフタ 3 1 a に 維持 物部パルスを供給すると、列電極 X1には維持パルスが供給されるが、放電セル1 ! に並列にコンデンサ 8 3 が接続されているので、変位 電流は列電極 X1のみ ならずコンデンサ8 3 にも分配され、したがって、第 6 図に示す如く、維持パルスの立ち上がり時間 t ,が従来よりも長くなり、ノイズの発生を防止することができる。

ープに分割し、各グループの電極に印加する雑符 パルスの立ち上がり時間をずらしているので、各 グループ毎の放電流のピーク時点がずれて全 電電流のピークなが小さくなり、放電セルの特性の パラツキとの関係で放電セルが誤動作するのいが 止することができるといくがよくない よっという優れた効果を奏する。

本 短 明 に 係 る 他 の ブ ラ ズ マ デ イ ス ブ レ イ パ ネ ル の の 配 助 方 法 に よ れ ば 、 行 電 極 及 び 列 電 極 に 印 加 す る 粒 持 パ ル ス の 立 ち 上 が り 時 間 を 0 . 1 ~ 0 . 3 μs に し て い る の で 、 維 持 截 圧 マ ー ジ ン を 狭 く す る こ と が で き る と い う で が 誤 動 作 す る の を 防 止 す る こ と が で き る と い う 優 れ た 効 果 を 奏 す る。

### 4 , 図面の簡単な説明

第1回乃至第3回は本発明の第1実施例に係り、

第7回は戦特パルス立ち上がり時間 t。と維持 位任マージンとの関係を示す。 t。> 0.3 geでは、 維持パルスの立ち上がりの途中で放電が生じるので、維持低圧マージンが快くなる。また、 t。< 0.1 geでは、維持パルスの急峻な立ち上がりに よりノイズを発生させ、上記シフトレジスタ等が 然動作するので好ましくない。したがって、維持 パルス立ち上がり時間 t。の好ましい範囲は 0.1 ge< t。< 0.3 geである。

なお、コンデンサ83の代わりに、列電極IIに 抵抗器を直列接続して維持パルスの立ち上がりを 緩やかにすることも考えられるが、この抵抗器に 流れる電流により電圧降下が生じて維持電圧が低 下し、第7図に示す維持電圧マージンが狭くなる

#### [発明の効果]

以上説明したように、本発明に係るプラズマディスプレイパネルの駆動方法及び駆動回路によれば、行道権及び列電極の少なくとも一方を複数のグル

第 1 図はメモリタイプ・プラズマディスプレイ パネルの要 部以動同路 図、

第2回は第1回に示す列電艦グループGX1~GX3 に印加される維持パルスのタイムチャート、

第3回は電腦のグループ分割数と維持電圧マージンとの関係を示す例である。

第4 図は本発明の第2 実施例に係るメモリタイプ・ブラズマディスプレイパネルの要郎駆動回路 図である。

第 5 図乃至第 7 図は本発明の第 3 実態例に係り、 第 5 図はセル1 1 についてのサスティン回路図、 第 6 図は第 5 図に示す回路についての維持バル ス及び放電発光パルスの波形図、

第7回は維持バルス立ち上がり時間と維持或圧 マージンとの関係を示す線図である。

第8四万至第11回は従来例に係り、

第8図はメモリタイプ・プラズマディスプレイ パネルの機能面線成図、

第9図は第8図の列電艦X1、X2と行電艦Y1、Y2 間に形成される放電セルの領域を示す図、

## 特開平2-29779(7)

新 1 0 図は 第 9 図に示す 理 概に 印 加 さ れ る 収 動 パ ル ス 及 ぴ 放 選 セ ル の 電 低 間 に 印 加 さ れ る 収 動 パ ル ス の タ イ ム チャート 、

第11図は従来例の問題点を説明する波形図で ある。

## 図中、

3、4位跨磁体

11、12、21、22は放理セル

3 1 ~ 3 N . 3 1 A . 5 1 ~ 5 N . 5 1 A 12

サスティン回路

3 1 a . 3 2 a はレベルシフタ


4 1 ~ 4 N、 6 1 ~ 6 N は 選 廷 回路

71、72 は半導体災後回路


GXI~GXNは列電極グループ


GY1~GYNは行磁幅グループ

代理人 并理士 井 桁 负 福州 名




アラズマディスアレイパネルの要都駆動回路 第 1 図






グループ分割数と維持電圧マージンとの関係 第 3 図




アラズマディスアレイパネルの要都駆動回路 第 4 図


## 特開平2-29779(8)




放電セル11についてのサスティン回路

第 5 図






機構パルス立上り時間と維持電圧マージンとの関係 第 7 図



メモリタイプ・アラズマディスプレイパネルの模断面構成図

第 8 図



電貨交差部分に形成される放電セルの領域 第 9 図

維持パルス電圧 変位電流 電極電流 変位電流 維持電圧Vs

従来例の同題点を説明する彼形図

第11図

